高速PCB設(shè)計(jì)中信號(hào)完整性與傳輸延遲分析及解決辦法 - ibpcb

 常見問題     |      2021-11-25 14:09:56    |      愛彼電路

隨著高速電路系統(tǒng)設(shè)計(jì)復(fù)雜性的提高，高速PCB的信號(hào)完整性的解決難度也會(huì)加大，這是一個(gè)非常復(fù)雜的設(shè)計(jì)過程。在實(shí)際應(yīng)用中，設(shè)計(jì)初始就應(yīng)當(dāng)要考慮到器件的合理性，若選用高性能和速率的器件，那么在解決信號(hào)完整性的難度就會(huì)加大。本文就高速PCB信號(hào)完整性進(jìn)行分析并提出解決辦法，以供參考。
高速PCB設(shè)計(jì)中信號(hào)完整性和傳輸延遲分析(圖1)
1 高速PCB信號(hào)完整性的概述

信號(hào)完整性（Signal Integrity，簡(jiǎn)稱SI）是指電路系統(tǒng)中信號(hào)的質(zhì)量，即信號(hào)在電路中以正確的時(shí)序和電壓做出響應(yīng)的能力。如果電路中信號(hào)能夠以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接收端的集成電路芯片，則該電路具有較好的信號(hào)完整性。反之，當(dāng)信號(hào)不能正常響應(yīng)時(shí)，就出現(xiàn)了信號(hào)完整性問題。

從信號(hào)傳輸?shù)慕嵌葋砜矗?dāng)一個(gè)集成電路芯片將時(shí)鐘或者數(shù)據(jù)作為信號(hào)發(fā)送到PCB上的導(dǎo)體或?qū)Ь€上，這些信號(hào)應(yīng)該在要求的時(shí)間內(nèi)以一定電壓到達(dá)接收端芯片的引腳，并且持續(xù)一定的時(shí)間。當(dāng)信號(hào)不滿足上述條件時(shí)，信號(hào)完整性問題就出現(xiàn)了。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是由PCB板級(jí)設(shè)計(jì)中多種因素共同引起的。元器件和PCB板的參數(shù)、元器件在PCB板上的布局、高速信號(hào)的布線等因素，都會(huì)引起信號(hào)完整性問題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，甚至完全不工作。

因此，信號(hào)完整性又指在高速產(chǎn)品中由互連線引起的所有問題。主要研究互連線與數(shù)字信號(hào)的電壓電流波形相互作用時(shí)其電氣特性參數(shù)如何影響產(chǎn)品的性能。從信號(hào)完整性的角度來看，實(shí)際的信號(hào)波形就是設(shè)計(jì)所需的理想波形和一些不期望看到的波形的疊加。總之，在高速電路設(shè)計(jì)中，信號(hào)完整性（SI）問題解決得越早，設(shè)計(jì)的效率就越高，從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。

隨著IC 工藝的提高，驅(qū)動(dòng)器的上升沿和下降沿越來越陡，由原來的十幾ns 提高到幾ns ，有的甚至達(dá)到幾ps ，同時(shí)電子系統(tǒng)的時(shí)鐘頻率也在不斷提高．對(duì)于低頻電路設(shè)計(jì)而言，器件管腳間的邏輯連接可以看成是簡(jiǎn)單的線跡互聯(lián)．但對(duì)頻率超過50 MHz 的高頻電路，互連關(guān)系必須按傳輸線考慮，由此產(chǎn)生的信號(hào)完整性問題及時(shí)序問題成為高速PCB 設(shè)計(jì)中的主要問題．借助功能強(qiáng)大的Cadence/SpecctraQuest 仿真軟件對(duì)高速信號(hào)線進(jìn)行布局布線前仿真，可以發(fā)現(xiàn)和解決這些問題，從而縮短設(shè)計(jì)周期。

2 高速PCB信號(hào)完整性分析及常用的解決辦法

信號(hào)完整性（Signal Integrity ）簡(jiǎn)稱SI ，是指信號(hào)在信號(hào)線上的傳輸質(zhì)量，高速信號(hào)完整性受損是由于隨著信號(hào)速度和板級(jí)設(shè)計(jì)復(fù)雜度的提高、元器件的參數(shù)及在PCB板上的布局、高速信號(hào)的布線等多種因素共同作用引起的受損，主要體現(xiàn)在信號(hào)的反射、振蕩、地彈、串?dāng)_等。信號(hào)具有良好的信號(hào)完整性是指當(dāng)在需要的時(shí)候，具有所必需達(dá)到的電壓電平數(shù)值，信號(hào)完整性是由板級(jí)設(shè)計(jì)中多種因素共同決定的。由于信號(hào)完整性受損不是由某一單一因素導(dǎo)致的，所以解決辦法也應(yīng)綜合考慮。

2.1 反射（reflection）

就是信號(hào)在高速傳輸過程中產(chǎn)生的回波。在傳輸中信號(hào)的一部分電壓和電流會(huì)因?yàn)樽杩共黄ヅ浔环瓷洹Ｐ盘?hào)源的阻抗值相比負(fù)載阻抗值的大小不同，產(chǎn)生的反射電壓也不同，源端的阻抗大于負(fù)載端時(shí)為負(fù)，相反則為正。